Etude et modélisation de l’effet de canal court dans le transistor soi-mosfet

Abstract

L’effet de canal court (SCE) est l’un des effets néfastes qui apparaissent en raison de la réduction de la taille des dispositifs SOI-MOSFETs ce qui ouvre la voie aux technologies alternatives,deux types destransistors DG-FinFET et FD-SOI-MOSFET sont en compétition pour la fabrication des technologies CMOS,le DG-FinFET avec le diélectrique (TiO2) de permittivité élevée (k = 85) dans la grille pour la technologie à Lg=5 nm c’est le modèle proposé dans le but de supprimer ou de réduire ces effets,des meilleures caractéristiques de dispositif DG-FinFET sont obtenues lors de la comparaison des caractéristiques électriques de celles de SG-FD-SOI-MOSFET, ce qui prouve que ce dispositif est le plus compatible pour réduire les effets de canal court SCE, la variation des paramètres géométriques (Lg, Hfin,Wfin, Tox) et physiques(Na, Nd, ϕms, T) de dispositif DG-FinFET sur les différentes caractéristiques électriques permet d’améliorer les performances de ce dispositif tel que la puissance plus faible, l’augmentation de la vitesse et la fiabilité, alors ce dispositif est considéré comme un candidat principal pour le futur des circuits CMOS, il fournitégalement une meilleure compréhension du comportement de contrôle électrique et des dispositifs physiques qui peuvent améliorer l’efficacité et les processus technologiques de fabrication, de plus, les capacités parasites sont considérablement réduites par rapport au SG-FD-SOI-MOSFET. En outre, la fréquence de coupure (ft) et la fréquence maximale (fmax) sont considérablement améliorées, ce qui montre également que le DG-FinFET est un candidat approprié pour les applications RF, et pour l'innovation et l’amélioration du processus de fabrication des dispositifs à l'avenir.